PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-214656

(43) Date of publication of application: 06.08,1999

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/8234 H01L 27/088

(21)Application number: 10-017232

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

29.01.1998


(72)Inventor: SHIMIZU MASAHIRO

TANAKA YOSHINORI ARIMA HIDEAKI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To lower the concn. of an impurity region for controlling the threshold voltage of a first transistor to enable the junction leakage current reduction, by making thicker a gate insulation film of the first transistor than that of a second transistor. SOLUTION: A gate electrode 12 is formed through a gate insulation film 8 in a memory cell on a main surface of a p-type semiconductor substrate 1 sandwiched between source-drain regions, a gate electrode 12 is formed through a gate insulation film 9 in a peripheral circuit, the thickness of the gate insulation film 8 in the memory cell is set to be greater than that of the gate insulation film 9 in the peripheral circuit to thereby enable the concn. reduction at a p-type impurity region 4a in the memory cell. By lowering the concn. at the ptype impurity region 4a, the junction leak current can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

Date of final disposal for application]

Patent number]

late of registration]

lumber of appeal against examiner's decision rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

識別記号

(51) Int.Cl.4

(19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平11-214656

(43)公開日 平成11年(1999)8月6日

HOIL	27/108		H01L	27/10	681	F		
	21/8242			27/08	102	В		
	21/8234			27/10	6 2 1			
	27/088				671Z			
			審査請	水 未請求	! 請求項の数1	OL	(全:	24 頁)
(21)出職番		特膜平10-17232	(71)出順	人 000006	013			
				三菱電	機株式会社			
(22)出願日		平成10年(1998) 1月29日		東京都	千代田区丸の内	二丁目	2番3	号
			(72)発明	者 清水 :	雅裕			
				東京都	千代田区丸の内	二丁目:	2番3	号 三
				菱電機	株式会社内			
			(72)発明	音 田中 :	養典			
		,		東京都	千代田区丸の内	二丁目:	2番3	身 三
				菱鐵機	株式会社内			
		,	(72)発明	者 有馬 き	秀明			
				東京都	千代田区丸の内	二丁目:	2番3+	号三
				菱電機	朱式会社内			
			(74)代理/	人,弁理士	深見 久郎	G 134	3)	


FΙ

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 接合リーク電流を低減可能な半導体装置を提

【解決手段】 メモリセル部内におけるゲート絶縁膜8 の厚みを周辺回路部内におけるゲート絶縁膜9の厚みよ りも大きくする。また、メモリセル部におけるMOSト ランジスタのソース/ドレインを二重拡散層構造とし、 周辺回路部におけるMOSトランジスタのソース/ドレ インを三重拡散層構造にする。



【特許請求の範囲】

【請求項1】 第1の厚みのゲート絶縁膜を有し、ソー ス/ドレインの少なくとも一方が第1の低濃度領域と第 1の高濃度領域とで構成される第1のトランジスタと、 前記第1の厚みより小さい第2の厚みのゲート絶縁膜を 有し、ソース/ドレインの少なくとも一方が、第2の低 濃度領域と、前記第1の高濃度領域よりも高濃度の第2 の高濃度領域とを含む第2のトランジスタと、

を備えた半導体装置。

【請求項2】 前記第2のトランジスタのソース/ドレ インの少なくとも一方は、前記第2の低濃度領域よりも 高濃度で前記第2の高濃度領域よりも低濃度の中濃度領 城を有する、請求項1に記載の半導体装置。

【請求項3】 前記半導体装置は、データを蓄積するた めのメモリセルと、

外部との入出力を行なう周辺回路とを有し、

前記メモリセルは前記第1のトランジスタを含み、

前記周辺回路は前記第2のトランジスタを含む、請求項 1に記載の半導体装置。

記中濃度領域の拡散深さより小さい、請求項1に記載の 半導体装置。

【請求項5】 前記第1の高濃度領域と接するようにフ ィールド絶縁膜が形成され、

前記高濃度領域と前記フィールド絶縁膜とに達するコン タクトホールを有する層間絶縁膜が前記第1と第2のト ランジスタを覆うように形成され、

前記コンタクトホール直下に位置する前記フィールド絶 縁膜には凹部が形成され、

前記凹部内と前記高濃度領域上とにストレージノードが 30 されたビット線と、 形成される、請求項1に記載の半導体装置。

【請求項6】 主表面を有する半導体基板と、

前記主表面から第1の深さの位置にピーク濃度を有す る、しきい値電圧制御用の第1の不純物領域と、

前記第1の不純物領域と間隔をあけて形成され、前記第 1の深さよりも大きい第2の深さの位置にピーク濃度を 有する、しきい値電圧制御用の第2の不純物領域と、

前記第1の不純物領域上に形成され、第1の厚みのゲー ト絶縁膜を有する第1のトランジスタと、

前記第2の不純物領域上に形成され、前記第1の厚みよ りも小さい第2の厚みのゲート絶縁膜を有する第2のト ランジスタと、

を備えた半導体装置。

【請求項7】 前記第1の不純物領域下には、前記第1 の不純物領域よりも低濃度の第3の不純物領域が形成さ

前記第1のトランジスタは、1対の第1のソース/ドレ

前記第1のソース/ドレインの少なくとも一方は、前記 第3の不純物領域に達し、

前記第2のトランジスタは、1対の第2のソース/ドレ インを有し、

前記第2のソース/ドレインの拡散深さは、前記第2の 深さよりも小さい、請求項6に記載の半導体装置。

【請求項8】 第1の厚みのゲート絶縁膜と、相対的に 大きい第1の拡散深さと相対的に小さい第2の拡散深さ とをそれぞれ有しソース/ドレインとなる第1と第2の 不純物領域とを有する第1のトランジスタと、

前記第1の厚みよりも小さい第2の厚みのゲート絶縁膜 10 と、前記第1の拡散深さより小さく前記第2の拡散深さ 以上の拡散深さを有しソース/ドレインとなる第3と第 4の不純物領域とを有する第2のトランジスタと、 を備えた半導体装置。

【請求項9】 前記第1の拡散深さの前記第1の不純物 領域の濃度は、前記第2の不純物領域の濃度よりも高 く、前記第1の不純物領域と接するようにフィールド絶 縁膜が形成される、請求項8に記載の半導体装置。

【請求項10】 半導体基板の主表面上に形成され、第 1のソース/ドレインを有する第1のトランジスタと、

【請求項4】 前記第2の高濃度領域の拡散深さは、前 20 前記第1のトランジスタと間隔をあけて前記主表面上に 形成され、第2のソース/ドレインを有する第2のトラ ンジスタと

> 前記第1と第2のトランジスタを覆い、前記第1のソー ス/ドレインの一方に達するコンタクトホールを有する 層間絶縁膜と、

> 前記コンタクトホール内に形成されたプラグ電極と、 前記第2のソース/ドレインの表面に形成された第1の 金属シリサイドと、

前記プラグ電極上に第2の金属シリサイドを介して形成

を備えた半導体装置。

【請求項11】 半導体基板の主表面上に、相対的に厚 い第1のゲート絶縁膜と相対的に薄い第2のゲート絶縁 膜とを間隔をあけて形成する工程と、

前記第1のゲート絶縁膜上に第1のトランジスタの第1 のゲート電極を形成し、前記第2のゲート絶縁膜上に第 2のトランジスタの第2のゲート電極を形成する工程 ٤.

前記第1と第2のゲート電極の両側に第1の濃度の第1 40 の不純物領域を形成する工程と、

前記第1のゲート電極の少なくとも一方側に、前記第1 の濃度より高い第2の濃度の第2の不純物領域を形成す る工程と

前記第2のゲート電極の少なくとも一方に、前記第2の 濃度より高い第3の濃度の第3の不純物領域を形成する て程と

を備えた、半導体装置の製造方法。

【請求項12】 半導体基板の主表面上に間隔をあけて 第1と第2のトランジスタの第1と第2のゲート電極を 50 それぞれ形成する工程と、

3

前記第1と第2のゲート電極を覆うように窒化膜を形成 する工程と、

前記第1と第2のトランジスタのソース/ドレインを形成する工程と、

前記室化膜を覆うように層間絶縁膜を形成する工程と、 前記層間絶縁膜に前記第1のトランジスタの一方の前記 ソース/ドレインに達する第1のコンタクトホールを形 成する工程と、

前記層間絶縁膜に前記第2のトランジスタの一方の前記 ソース/ドレインに達する第2のコンタクトホールと、 前記層間絶縁膜と前記窒化膜とを貫通して前記第2のゲート電極に達する第3のコンタクトホールとを形成する 工程と、

前記第1のコンタクトホールを介して前記第1のトランジスタの一方のソース/ドレインと接続されるようにビット線を形成するとともに前記第2と第3のコンタクトホール内に延在するように第1と第2の配線を形成する工程と、

を備えた、半導体装置の製造方法。

【請求項13】 前記第2のトランジスタのソース/ドレインは、高濃度領域を有し、

前記第2のトランジスタのソース/ドレインを形成する 工程は、前記高濃度領域の表面に第1の金属シリサイド を形成する工程を含み、

前記ビット線を形成する工程は、前記第1のコンタクトホール内にプラグ電極を形成する工程と、前記プラグ電極の表面に第2の金属シリサイドを形成する工程と、前記第2の金属シリサイド上に前記ビット線を形成する工程とを含む、請求項12に記載の半導体装置の製造方法

【請求項14】 半導体基板の主表面上に第1と第2のトランジスタの第1と第2のゲート電極を間隔をあけて 形成する工程と、

前記第1と第2のゲート電極の側壁を覆うように窒化膜 を形成する工程と、

前記第1と第2のゲート電極の両側に、第1の不純物領域を形成する工程と、

前記第1と第2のゲート電極を覆うように層間絶縁膜を 形成する工程と、

前記層間絶縁膜に前記第1のトランジスタの一方の前記 第1の不純物領域と前記窒化膜とに達するコンタクトホールを形成する工程と、

前記コンタクトホールを通して前記半導体基板内に不純物を導入するにより、前記第1のトランジスタの前記一方の第1の不純物領域と重なり前記第1の不純物領域よりも高濃度の第2の不純物領域を形成する工程と、

前記コンタクトホールを介して前記第2の不純物領域と 電気的に接続されるストレージノードを形成する工程 と.

を備えた、半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およびその製造方法に関し、特に、ダイナミックランダムアクセスメモリ(以下DRAMと称する)に関するものである。

[0002]

【従来の技術】近年、半導体装置は、コンピュータなどの情報機器の目ざましい普及によって、その需要が急速に拡大している。さらに、機能的には大規模な記憶容量を有し、かつ高速動作が可能なものが要求されている。これに伴って、半導体装置の高集積化、高速応答性および高信頼性に関する技術開発が進められている。

【0003】半導体装置の中で、記憶情報のランダムな 入出力が可能なものとして、DRAMがある。一般に、 DRAMは、多数の記憶情報蓄積する記憶領域であるメ モリセルアレイと、外部との入出力に必要な周辺回路と で構成されている。

【0004】図37には、従来のスタックタイプのメモ リセルを有するDRAMが示されている。図37を参照して、p型半導体基板1の主表面にはp型不純物領域3か形成される。このp型不純物領域3上にはフィールド 絶縁膜2とp型不純物領域4a,4bとがそれぞれ形成される。p型不純物領域4a,4bは、トランジスタのしきい値電圧を制御するための不純物領域である。

【0005】 p型不純物領域4aの表面には、低濃度n型不純物領域5が間隔をあけて形成される。また、p型不純物領域4bの表面には、低濃度n型不純物領域5と、高濃度n型不純物領域7とが間隔をあけて形成される。

【0006】メモリセル部における半導体基板1の主表面上にはゲート絶縁膜8bを介してゲート電極12が形成され、周辺回路部における半導体基板1の主表面上にゲート絶縁膜9を介してゲート電極12が形成される。ゲート絶縁膜8,9は、等しい厚みを有する。ゲート電極12は、ポリシリコン膜10とWSi膜11とで構成される。

【0007】ゲート電極12上には、TEOS (Tetra Etyle Ortho Silicate) が形成され、ゲート電極12の 側壁上にはサイドウォール絶縁膜14が形成される。ゲート電極12を覆うようにメモリセル部内から周辺回路 部内に延在するように層間絶縁膜15が形成される。層間絶縁膜15にはコンタクトホール15a,15bがそれぞれ形成される。

【0008】コンタクトホール15a内から層間絶縁膜15上に延在してビット線16aが形成され、コンタクトホール15b内から層間絶縁膜15上に延在して配線層16bが形成される。ビット線16aと配線層16bとを覆うように層間絶縁膜17が形成される。その層間50絶縁膜17と層間絶縁膜15とを貫通して低濃度n型不

純物領域5に達するようにコンタクトホール17 a が形成される。

【0009】コンタクトホール17a内から層間絶縁膜17上に延在するようにストレージノード18が形成される。ストレージノード18の表面を覆うようにキャパシタ絶縁膜19が形成され、このキャパシタ絶縁膜19上にセルプレート20が形成される。このセルプレート20と、キャパシタ絶縁膜19と、ストレージノード18とでキャパシタ21が構成される。

【0010】上記のキャバシタ21と層間絶縁膜17とを覆うように層間絶縁膜22が形成される。周辺回路部において、層間絶縁膜22と層間絶縁膜17とを貫通するコンタクトホール23aと、ゲート電極12に達するコンタクトホール23cとが形成される。コンタクトホール23a内から層間絶縁膜22上に延在するように金属配線24bが形成され、コンタクトホール23b内から層間絶縁膜22上に延在するように金属配線24cが形成され、コンタクトホール23c内から層間絶縁膜22上に延在するように金属配線24cが形成され、コンタクトホール23c内から層間絶縁膜22上に延在するように金属配線24aが形成される。メモリセル部内においては、層間絶縁膜22上に金属配線24aが形成される。

[0011]

【発明が解決しようとする課題】近年、素子の微細化が益々進展しつつあり、上記のゲート絶縁膜8b,9の厚みも薄くなってきている。それに伴い、特にメモリセル部内のトランジスタのしきい値電圧制御用のp型不純物領域4aの濃度が高くなってきている。それにより、pn接合でのリーク電流(以下単に「接合リーク電流」と称する)が増加するという問題が顕在化しつつある。

【0012】また、図37に示されるようなトレンチタイプの分離構造では、領域Aや領域Bのようなフィールド絶縁膜2の周縁部の近傍でストレスが集中しやすくなる。この場合に、メモリセル部内のトランジスタのソース/ドレインが低濃度n型不純物領域5のみにより構成されているので、接合リーク電流を十分に抑制できない。さらに、サイドウォール絶縁膜14のエッチング時のエッチングダメージも領域Aに発生しやすく、これも接合リーク電流発生の原因となる。このような接合リーク電流により、ストレージノード18に蓄積されたデータが消失することが懸念される。

【0013】さらに、しきい値電圧制御用のp型不純物 領域4aの濃度が上述のように高くなることにより、低 濃度n型不純物領域5のシート抵抗が高くなるという問 関も生じる。

【0014】この発明は、上記のような課題を解決する ためになされたものである。この発明の目的は、接合リ ーク電流を低減することにある。

[0015]

【課題を解決するための手段】この発明に係る半導体装 50 ように接合リーク電流を低減できる。

6

置は、1つの局面では、第1の厚みのゲート絶縁膜を有する第1のトランジスタと、第1の厚みより小さい第2の厚みのゲート絶縁膜を有する第2のトランジスタとを備える。第1のトランジスタのソース/ドレインの少なくとも一方が第1の低濃度領域と第1の高濃度領域とで構成される。第2のトランジスタのソース/ドレインの少なくとも一方は、第2の低濃度領域と、上記の第1の高濃度領域よりも高濃度の第2の高濃度領域とで構成される。

10 【0016】上記のように第1のトランジスタのゲート 絶縁膜を第2のトランジスタのゲート絶縁膜よりも厚く することにより、第1のトランジスタのしきい値電圧制 御用の不純物領域の濃度を低くすることができる。それ により、接合リーク電流を低減することが可能となる。 また、第1のトランジスタのソース/ドレインの少なく とも一方が第1の高濃度領域を有することにより、たと えばフィールド絶縁膜がソース/ドレインと隣接して形 成された場合でも従来より接合リーク電流を低減することが可能となる。さらに、上記の第1の高濃度領域を形 とが可能となる。さらに、上記の第1の高濃度領域を形 低減できる。他方、第2のトランジスタは、第1の高濃 度領域よりもさらに高濃度の第2の高濃度領域を有して いるので、ソース/ドレインのシート抵抗を十分に低減 することができる。

【0017】上記の第2のトランジスタのソース/ドレインの少なくとも一方は、第2の低濃度領域よりも高濃度で第2の高濃度領域よりも低濃度の中濃度領域を有してもよい。

【0018】上記のように中濃度領域を設けることによ り、該中濃度領域により第2の高濃度領域を取囲むこと が可能となる。それにより、第2の高濃度領域が導電型 の異なる不純物領域と直接接することを回避でき、電界 集中の発生を抑制できる。このことも、接合リーク電流 低減に寄与し得る。

【0019】また、上記の半導体装置は、データを蓄積するためのメモリセルと、外部との入出力を行なう周辺回路とを有してもよい。この場合、メモリセルが第1のトランジスタを含み、周辺回路が第2のトランジスタを含むことが好ましい。

40 【0020】上記のようにメモリセルが第1のトランジスタを含むことにより、メモリセル部における接合リーク電流を低減することが可能となる。また、周辺回路部においては、シート抵抗の低減されたソース/ドレインを有する高性能なトランジスタが形成される。

【0021】上記の第2の高濃度領域の拡散深さ(ピーク濃度の深さ)は、中濃度領域の拡散深さより小さくなることが好ましい。

【0022】それにより、第2の高濃度領域を中濃度領域によって取囲むこことができる。それにより、上述のトラに統合によれてもよった。

7

【0023】また、第1の高濃度領域と接するようにフィールド絶縁膜を形成してもよい。このとき、高濃度領域とフィールド絶縁膜とに達するコンタクトホールを有する層間絶縁膜が第1と第2のトランジスタを覆うように形成され、コンタクトホール直下に位置するフィールド絶縁膜には凹部が形成される。この凹部内と高濃度領域上とにストレージノードが形成される。

【0024】上記のように高濃度領域と接するようにフィールド絶縁膜が形成されることにより、フィールド絶縁膜の周線部近傍における接合リーク電流を低減することが可能となる。そればかりでなく、コンタクトホール直下に位置するフィールド絶縁膜に凹部を形成することにより、ストレスが集中しやすい部分におけるフィールド絶縁膜を除去することが可能となる。このことも、接合リーク電流低減に寄与し得る。さらに、上記の凹部を設けることにより、ストレージノードと高濃度領域との接触面積を増大させることが可能となる。それにより、コンタクト抵抗を改善することも可能となる。

【0025】この発明に係る半導体装置は、他の局面では、主表面を有する半導体基板と、しきい値電圧制御用の第1と第2の不純物領域と、第1と第2のトランジスタとを備える。第1の不純物領域は、主表面から第1の深さの位置にピーク濃度を有する。第2の不純物領域と間隔をあけて形成され、第1の深さよりも大きい第2の深さの位置にピーク濃度を有する。第1のトランジスタは、第1の不純物領域上に形成され、第1の厚みのゲート絶縁膜を有する。第2のトランジスタは、第2の不純物領域上に形成され、第1の厚みのゲート絶縁膜を有する。第4のトランジスタは、第2の不純物領域上に形成され、第1の厚みよりも小さい第2の厚みのゲート絶縁膜を有する。

【0026】第1のトランジスタのゲート絶縁膜の厚みを第2のトランジスタのゲート絶縁膜の厚みよりも大きくすることにより、第1の不純物領域の濃度を低くすることが可能となる。それに加え、上記のように第1の不純物領域のピーク濃度を第2の不純物領域のピーク濃度よりも浅い位置に形成することにより、さらに第1の不純物領域の濃度を低くすることが可能となる。それにより、より効果的に接合リーク電流を低減することが可能となる。

【0027】上記の第1の不純物領域下には、第1の不純物領域よりも低濃度の第3の不純物領域が形成されてもよい。また、第1のトランジスタは1対の第1のソース/ドレインを有し、この第1のソース/ドレインの少なくとも一方は第3の不純物領域に達することが好ましい。第2のトランジスタは1対の第2のソース/ドレインを有し、この第2のソース/ドレインの拡散深さは第2の深さよりも小さい。

【0028】上記のように第1のソース/ドレインの少なくとも一方が第1の不純物領域よりも深い位置にまで達することにより、第1の不純物領域とソース/ドレインとの接合面積を低減できる。それにより、さらに接合

リーク電流を低減することが可能となる。

【0029】この発明に係る半導体装置は、さらに他の局面では、第1の厚みのゲート絶縁膜を有する第1のトランジスタと、第1の厚みよりも小さい第2の厚みのゲート絶縁膜を有する第2のトランジスタとを備える。第1のトランジスタは、相対的に大きい第1の拡散深さと相対的に小さい第2の拡散深さとをそれぞれ有しソース/ドレインとなる第1と第2の不純物領域を有する。第2のトランジスタは、第1の拡散深さより小さく第2の拡散深さ以上の拡散深さを有しソース/ドレインとなる第3と第4の不純物領域を有する。

【0030】上記のように第1のトランジスタのゲート 絶縁膜の厚みを第2のトランジスタのゲート絶縁膜の厚 みよりも大きくすることにより、接合リーク電流を低減 することが可能となる。それに加え、第1の不純物領域 のみ拡散深さを大きくしているので、第1と第2の不純 物領域の双方の拡散深さを大きくした場合と比べて、微 細化した場合のパンチスルー耐性の劣化が少ない。

【0031】第1の拡散深さを有する上記の第1の不純物領域の濃度は、第2の不純物領域の濃度よりも高いことが好ましい。このとき、第1の不純物領域と接するようにフィールド絶繰膜が形成されてもよい。

【0032】上記のように相対的に不純物濃度の高い第 1の不純物領域を深く形成することにより、フィールド 絶縁膜の周縁部を第1の不純物領域によって覆うことが できる。それにより、フィールド絶縁膜の底部近傍にお ける接合リーク電流をも低減することが可能となる。

【0033】この発明に係る半導体装置は、さらに他の局面では、第1と第2のトランジスタと、層間絶縁膜と、プラグ電極と、ビット線と、第1と第2の金属シリサイドとを備える。第1のトランジスタは、半導体基板の主表面上に形成され、第1のソース/ドレインを有する。第2のトランジスタは、第1のトランジスタと間隔をあけて主表面上に形成され、第2のソース/ドレインを有する。層間絶縁膜は、第1と第2のトランジスタを覆い、第1のソース/ドレインの一方に達するコンタクトホールを有する。プラグ電極は、コンタクトホール内に形成される。第1の金属シリサイドは、第2のソース/ドレインの表面に形成される。ビット線は、第2の金種シリサイドを介してプラグ電極上に形成される。

【0034】金属シリサイド形成のための金属膜は通常スパッタリング法により形成されるので、コンタクトホール底部において厚い金属シリサイドを形成するのは困難である。それに対し、上記のようにブラグ電極上に第2の金属シリサイドを形成することにより、第2の金属シリサイドを厚く形成できる。他方、第2のトランジスタの第2のソース/ドレインの表面にも、周知の方法で厚い金属シリサイド膜を形成することは可能である。このように厚い金属シリサイドを形成することにより、耐 熱性を改善することができる。それにより、金属シリサ

イドがたとえば800℃程度以上の熱処理により劣化す ることに起因する接合リーク電流特性の劣化やコンタク ト抵抗増大といった事態を回避できる。

【0035】この発明に係る半導体装置の製造方法は、 1つの局面では、下記の各工程を備える。 半導体基板の 主表面上に、相対的に厚い第1のゲート絶縁膜と相対的 に薄い第2のゲート絶縁膜とを間隔をあけて形成する。 第1のゲート絶縁膜上に第1のトランジスタの第1のゲ ート電極を形成し、第2のゲート絶縁膜上に第2のトラ ンジスタの第2のゲート電極を形成する。第1と第2の ゲート電極の両側に第1の濃度の第1の不純物領域を形 成する。第1のゲート電極の少なくとも一方側に、第1 の濃度より高い第2の濃度の第2の不純物領域を形成す る。第2のゲート電極の少なくとも一方側に、第2の濃 度より高い第3の濃度の第3の不純物領域を形成する。

【0036】上記のように第1と第2と第3の不純物領 域を形成することにより、第1のトランジスタのソース /ドレインの少なくとも一方を第1と第2の不純物領域 で構成し、第2のトランジスタのソース/ドレインの少 なくとも一方を第1と第3の不純物領域で構成すること ができる。それにより、ソース/ドレインのシート抵抗 の低減された第1と第2のトランジスタが得られる。ま た、第1のトランジスタの第1のゲート電極の厚みを第 2のトランジスタの第2のゲート絶縁膜の厚みよりも大 きくすることにより、前述のように、接合リーク電流を 低減できる。その結果、接合リーク電流を抑制でき、か つ高性能な半導体装置が得られる。

【0037】この発明に係る半導体装置の製造方法は、 他の局面では、次の各工程を備える。半導体基板の主表 面上に間隔をあけて第1と第2のトランジスタの第1と 第2のゲート電極をそれぞれ形成する。第1と第2のゲ ート電極を覆うように窒化膜を形成する。第1と第2の トランジスタのソース/ドレインを形成する。窒化膜を 覆うように層間絶縁膜を形成する。層間絶縁膜に第1の トランジスタの一方のソース/ドレインに達する第1の コンタクトホールを形成する。層間絶縁膜に第2のトラ ンジスタの一方のソース/ドレインに達する第2のコン タクトホールと、層間絶縁膜と窒化膜とを貫通して第2 のゲート電極に達する第3のコンタクトホールとを形成 する。第1のコンタクトホールを介して第1のトランジ スタの一方のソース/ドレインと接続されるようにビッ ト線を形成するとともに第2と第3のコンタクトホール 内に延在するように第1と第2の配線を形成する。

【0038】素子がさらに微細化されビット線とソース /ドレインとを接続する上記の第1のコンタクトホール をゲート電極に対し自己整合的に形成する場合には、第 1のコンタクトホールと、第2および第3のコンタクト ホールとを別工程で形成することが好ましい。それは、 第1のコンタクトホール形成の際には第1のゲート電極 の側壁上の窒化膜で第1のコンタクトホールの一部を規 50 耐性の劣化を抑制することもできる。

10

定するのに対し、第3のコンタクトホールは窒化膜を貫 通するように形成されるからである。上記のように第1 のコンタクトホールと第2および第3のコンタクトホー ルとを別工程で形成することにより、各々のコンタクト ホールの寸法と形状を所望のものとすることができる。 そればかりでなく、第1のコンタクトホール内にのみプ ラグ電極を形成できる。このプラグ電極を形成すること により、表面に厚い金属シリサイドを形成でき、前述の ように接合リーク電流特性の悪化を効果的に抑制でき

【0039】上記の第2のトランジスタのソース/ドレ インは、高濃度領域を有し、前記第2のトランジスタの ソース/ドレインを形成する工程は、高濃度領域の表面 に第1の金属シリサイドを形成する工程を含んでもよ い。また、上記のビット線を形成する工程は、第1のコ ンタクトホール内にプラグ電極を形成する工程と、プラ グ電極の表面に第2の金属シリサイドを形成する工程 と、この第2の金属シリサイド上にビット線を形成する 工程とを含んでもよい。

20 【0040】上記のように、第2のトランジスタのソー ス/ドレインにおける高濃度領域の表面に第1の金属シ リサイドを形成することにより、第2のトランジスタの ソース/ドレインのシート抵抗を低減できる。また、第 1のコンタクトホール内にプラグ電極を形成することに より、上述のように接合リーク電流特性の悪化を抑制で きる。

【0041】この発明に係る半導体装置の製造方法は、 さらに他の局面では、下記の各工程を備える。半導体基 板の主表面上に第1と第2のトランジスタの第1と第2 30 のゲート電極を間隔をあけて形成する。第1と第2のゲ ート電極の側壁を覆うように窒化膜を形成する。第1と 第2のゲート電極の両側に、第1の不純物領域を形成す る。第1と第2のゲート電極を覆うように層間絶縁膜を 形成する。層間絶縁膜に第1のトランジスタの一方の第 1の不純物領域と窒化膜とに達するコンタクトホールを 形成する。コンタクトホールを通して半導体基板内に不 純物を導入することにより第1のトランジスタの一方の 第1の不純物領域と重なり第1の不純物領域よりも高濃 度の第2の不純物領域を形成する。コンタクトホールを 40 介して第2の不純物領域と電気的に接続されるストレー ジノードを形成する。

【0042】上記のような第2の不純物領域を形成する ことにより、ストレージノードと接続される側のソース /ドレインの拡散深さを選択的に大きくすることができ る。それにより、第2の不純物領域が形成される側のソ ース/ドレインと接するようにフィールド絶縁膜が形成 された場合に、効果的に接合リーク電流を低減すること ができる。また、第2の不純物領域が形成されない側の ソース/ドレインを浅く形成できるので、パンチスルー

(7)

[0043]

【発明の実施の形態】以下、図1~図36を用いて、こ の発明の実施の形態について説明する。

11

【0044】 (実施の形態1) まず、図1~図13を用 いて、この発明の実施の形態1とその変形例とについて 説明する。図1は、この発明の実施の形態1におけるD RAMを示す断面図である。

【0045】図1を参照して、p型半導体基板1の主表 面にはトレンチが形成され、そのトレンチ内にフィール ド絶縁膜2が形成されている。フィールド絶縁膜2下に は、分離能力を高めるためのp型不純物領域3が形成さ れる。p型不純物領域3上には、トランジスタのしきい 値電圧を制御するためのp型不純物領域4a、4bが形 成される。メモリセル部内に位置するp型不純物領域4 aの不純物濃度は10¹⁷a toms/cm³ 程度であ り、周辺回路部内に位置する p型不純物領域 4 b の不純 物濃度は1018a toms/cm³程度である。

【0046】p型不純物領域4aの表面には低濃度n型 不純物領域5と中濃度n型不純物領域6とで構成される ソース/ドレインが形成される。低濃度n型不純物領域 5の濃度は、10¹⁶~10¹⁹a toms/cm³程度で あり、中濃度n型不純物領域6の濃度は、10¹⁷~10 20a t o m s / c m³ 程度である。より好ましくは、中 濃度n型不純物領域6の濃度は、低濃度n型不純物領域 5の濃度の3~10倍程度である。

【0047】一方、周辺回路部におけるp型不純物領域 4 b の表面には、3 つの異なる不純物濃度の領域により 構成されるソース/ドレインが形成される。具体的に は、ソース/ドレインは、低濃度 n型不純物領域5と、 中濃度 n型不純物領域 6 と、高濃度 n型不純物領域 7 と を備える。高濃度n型不純物領域7の濃度は、10²⁰~ 1021a toms/cm3 程度である。

【0048】上記のソース/ドレインに挟まれるp型半 導体基板1の主表面上に、メモリセル部内においてはゲ ート絶縁膜8を介してゲート電極12が形成され、周辺 回路部においてはゲート絶縁膜9を介してゲート電極1 2が形成される。ゲート絶縁膜8の厚みは、たとえば1 0 nm程度であり、ゲート絶縁膜9の厚みは、たとえば 5 n m程度である。このようにメモリセル部内における ゲート絶縁膜8の厚みを周辺回路部内におけるゲート絶 緑膜9の厚みよりも大きく設定することにより、メモリ セル部内におけるp型不純物領域4aの濃度を低くする ことが可能となる。それは、ゲート絶縁膜8の厚みを厚 くすることによりMOSトランジスタのしきい値電圧を 高めることができるからである。上記のようにp型不純 物領域4aの濃度を低くすることにより、接合リーク電 流を低減することが可能となる。

【0049】また、p型不純物領域4aの濃度を低くす ることにより、中濃度n型不純物領域6を形成したとし

12

域6を形成することにより、中濃度 n型不純物領域6と フィールド絶縁膜2との接触部近傍におけるリーク電流 を低減することが可能となる。そればかりでなく、メモ リセル部内におけるソース/ドレインのシート抵抗をも 低減できる。それにより、メモリセル部内において高性 能かつ高信頼性のMOSトランジスタが形成される。

【0050】周辺回路部においては、MOSトランジス タのソース/ドレインが高濃度n型不純物領域7を有し ているので、しきい値電圧制御用のp型不純物領域4b 10 の濃度が高濃度であっても、ソース/ドレインのシート 抵抗を低減できる。そのため、MOSトランジスタのパ フォーマンスの劣化を抑制できる。さらに、図1に示さ れるように、高濃度 n型不純物領域7の拡散深さが、中 濃度 n 型不純物領域 6 の拡散深さよりも小さくなってい る。それにより、高濃度 n型不純物領域 7を取囲むよう に中濃度n型不純物領域6を形成できる。その結果、電 界集中を抑制でき、周辺回路部における接合リーク電流 をも低減できる。

【0051】上記のゲート電極12上には、TEOS酸 20 化膜13が形成され、ゲート電極12の側壁上にはサイ ドウォール絶縁膜14が形成される。そして、ゲート電 極12を覆うように層間絶縁膜15が形成される。層間 絶縁膜15にはコンタクトホール15a, 15bが設け られ、コンタクトホール15a内にはビット線16aが 延在し、コンタクトホール15b内には配線層16bが 延在する。ビット線16aと配線屬16bは、たとえば WSiとポリシリコンとの積層構造により構成される。 【0052】ビット線16aと配線層16bとを覆うよ うに層間絶縁膜17が形成される。層間絶縁膜17と層 間絶縁膜15とを貫通して中濃度n型不純物領域6に達 するようにコンタクトホール17aが形成される。コン タクトホール17a内から層間絶縁膜17上に延在する ようにストレージノード18が形成される。ストレージ ノード18を覆うようにキャパシタ絶縁膜19が形成さ れ、キャパシタ絶縁膜19上にセルブレート20が形成 される。このセルプレート20とキャパシタ絶縁膜19 とストレージノード18によってキャパシタ21が構成 される。

【0053】キャパシタ21を覆うように層間絶縁膜1 7上に層間絶縁膜22が形成される。メモリセル部内に 位置する層間絶縁膜22上には金属配線24aが形成さ れる。周辺回路部においては、層間絶縁膜22と層間絶 縁膜17とを貫通するコンタクトホール23aと、ゲー ト電極12に達するコンタクトホール23bと、高濃度 n型不純物領域7に達するコンタクトホール23cとが・ 形成される。コンタクトホール23a~23c内から層 間絶縁膜22上に延在するように金属配線24b~24 dが形成される。

【0054】次に、図2~図8を用いて、図1に示され ても接合リークを低減できる。この中濃度 n型不純物領 50 るDRAMの製造方法について説明する。図2~図8

は、図1に示されるDRAMの製造工程の特徴的な第1 工程~第7工程を示す断面図である。

【0055】図2を参照して、p型半導体基板1の主表 面にトレンチを形成し、その中にシリコン酸化膜等の絶 縁膜を埋込むことによりフィールド絶縁膜2を形成す る。その後、イオン注入法等を用いてp型不純物領域 3, 4 a, 4 b をそれぞれ形成する。その後、熱酸化法 等を用いて、全面にシリコン酸化膜25を形成する。シ リコン酸化膜25の厚みは、7~8mm程度である。

【0056】次に、図3に示されるように、シリコン酸 化膜25を選択的にエッチングすることにより、周辺回 路部に形成されたシリコン酸化膜25を除去する。その 後、再び熱酸化法等を用いて、5nm程度の厚みのシリ コン酸化膜を形成する。それにより、図4に示されるよ うに、メモリセル部においては10nm程度の厚みのゲ ート絶縁膜8を形成し、周辺回路部においては5 nm程 度の厚みのゲート絶縁膜9を形成する。

【0057】次に、図5を参照して、ポリシリコン膜1 OとWSi膜11とTEOS酸化膜13とを順次堆積 し、それらをパターニングする。それにより、ゲート電 極12が形成される。その後、たとえばリンイオンをド ーズ最 $5 \times 10^{12} \sim 5 \times 10^{13}$ a toms/cm²、5 ~50keVの条件で半導体基板1中に注入する。それ により、メモリセル部内と周辺回路部内とに低濃度n型 不純物領域5を形成する。

【0058】次に、図6を参照して、ゲート電極12の 側壁上にサイドウォール絶縁膜14を形成した後、たと えばリンイオンをドーズ量3×10¹³~5×10¹⁴a t oms/cm²、10~100keVの条件で半導体基 板1中に注入する。それにより、中濃度 n型不純物領域 6を、メモリセル部内と周辺回路部内とにそれぞれ形成 する。それにより、従来例のように低濃度n型不純物領 域5のみでは不十分であったフィールド絶縁膜2の周縁 部近傍の領域Aにおける、ストレスやサイドウォール絶 縁膜14のエッチングの際のダメージに起因するリーク 電流を低減することが可能となる。

【0059】次に、図7を参照して、周辺回路部にのみ 1対の高濃度 n型不純物領域 7を形成する。このとき、 高濃度n型不純物領域7の拡散深さが、中濃度n型不純 物領域6の拡散深さよりも小さくなるようにπ型不純物。 のドーズ最あるいは注入エネルギを制御する。それによ り、図7に示されるように、中濃度n型不純物領域6に よって取囲まれる高濃度 n型不純物領域 7 を形成でき る.

【0060】次に、図8を参照して、半導体基板1の主 表面上全面に層間絶縁膜15を形成し、それにコンタク トホール 1 5 a , 1 5 b をそれぞれ形成する。その後、 ビット線16aと配線層16bとを形成する。

【0061】次に、ビット線16aおよび配線層16b を覆うように層間絶縁膜17を形成し、メモリセル部内 50 いて説明を行なったが、周辺回路部におけるpチャネル

にコンタクトホール17aを形成する。そして、ストレ ージノード18とキャパシタ絶縁膜19とセルプレート 20とを順次形成した後、層間絶縁膜22を形成する。 次に、周辺回路部においてコンタクトホール23a~2 3 cを形成し、金属配線24 a~24 dを形成する。以 上の工程を経て図1に示されるDRAMが形成されるこ ととなる。

【0062】次に、図9~図13を用いて、上記の実施 の形態1の変形例について説明する。まず図9と図10 10 を用いて、ゲート絶縁膜8,9の製造方法の変形例につ いて説明する。上記の実施の形態1では、シリコン酸化 膜を二度形成することにより厚みの異なるゲート絶縁膜 8,9を形成した。しかし、図9に示されるように、シ リコン酸化膜25をパターニングした後、シリコン窒化 酸化膜33を形成してもよい。このシリコン窒化酸化膜 33は、窒素を含むガスで成膜することにより形成でき

【0063】その後は上記の実施の形態1の場合と同様 の工程を経て図10に示されるように、ゲート絶縁膜8 20 aを有するMOSトランジスタと、ゲート絶縁膜9aを 有するMOSトランジスタがメモリセル部内と周辺回路 部内とにそれぞれ形成される。上記のようにシリコン窒 化酸化膜をゲート絶縁膜として採用することにより、信 頼性の高いゲート絶縁膜8 a, 9 a が得られる。

【0064】次に、図11を用いて、他の変形例につい て説明する。図11に示されるように、本変形例では、 しきい値電圧制御用のp型不純物領域4alの拡散染さ を、周辺回路部における p型不純物領域 4 b の拡散深さ よりも浅くしている。それにより、p型不純物領域4a 30 1のピーク濃度をさらに低くすることが可能となる。そ の結果、接合リーク電流をさらに低減することが可能と なる。また、p型不純物領域4 a 1の濃度を低減できる ことにより、低濃度 n型不純物領域5のシート抵抗も低 減できる。

【0065】さらに、p型不純物領域4a1の拡散深さ を、中濃度 n型不純物領域 6 の拡散深さよりも小さくす ることにより、中濃度n型不純物領域6は、p型不純物 領域4a1下に位置するさらなる低濃度のp型不純物領 域内に延在することとなる。それにより、さらに接合り ーク電流を低減できる。

【0066】なお、しきい値電圧制御用不純物は、ゲー ト絶縁膜8,9を形成した後や、ゲート電極12を形成 した後に注入してもよい。また、周辺回路部においてゲ ート絶縁膜の厚みを変えてもよい。周辺回路部において ゲート絶縁膜の厚みを変えることにより、同一チャネル 注入量で異なるしきい値電圧のMOSトランジスタを形 成することができる。

【0067】また、上述の実施の形態1では、周辺回路 部にnチャネルMOSトランジスタを形成する場合につ

15

MOSトランジスタは次のようにして形成できる。

【0068】図12を参照して、nウェル領域26の表面にn型不純物領域27,28をそれぞれ形成する。n型不純物領域28の表面に、上述の実施の形態1の場合と同様の方法で低濃度n型不純物領域5と中濃度n型不純物領域6とを形成する。

【0069】次に、図13を参照して、p型の不純物を半導体基板1中に注入することにより、ソース/ドレインとなる1対の高濃度p型不純物領域29を形成する。【0070】上記のようにしてpチャネルMOSトランジスタを形成することにより、低濃度n型不純物領域5と中濃度n型不純物領域6との形成の際にpチャネルMOSトランジスタ形成領域を覆うマスクを形成する必要がなくなる。それにより、製造プロセスを簡略化できる。また、図13に示されるように、高濃度p型不純物領域29の拡散深さを中濃度n型不純物領域6の拡散深さよりも小さくすることにより、パンチスルー耐性を改善することができる。

【0071】(実施の形態2)次に、図14~図18を 用いて、この発明の実施の形態2とその変形例とについ て説明する。図14は、この発明の実施の形態2におけるDRAMを示す断面図である。

【0072】図14を参照して、本実施の形態2では、メモリセル部内におけるMOSトランジスタのソース/ドレインの一方が低濃度n型不純物領域5のみにより構成され、ソース/ドレインの他方が低濃度n型不純物領域5と中濃度n型不純物領域6aとで構成されている。また、周辺回路部におけるMOSトランジスタのソース/ドレインが、低濃度n型不純物領域5と高濃度n型不純物領域7とで構成されている。それ以外の構造に関しては図1に示される場合と同様である。

【0073】図14に示されるように、ビット線16aと接続される側のソース/ドレインを低濃度n型不純物領域5のみにより構成しているので、実施の形態1の場合と比べて接合容量を低減することができるばかりでなく、バンチスルー耐性をも改善できる。さらに、実施の形態1の場合と同様に、領域A近傍におけるリーク電流を低減することも可能となる。

【0074】次に、図15~図17を用いて、図14に示されるDRAMの製造方法について説明する。図15~図17は、図14に示されるDRAMの製造工程の特徴的な第1工程~第3工程を示す断面図である。

【0075】図15を参照して、実施の形態1と同様の工程を経て低濃度n型不純物領域5までを形成する。その後、サイドウォール絶縁膜14を形成し、周辺回路部にのみ高濃度n型不純物領域7を形成する。このとき、周辺回路部の高濃度n型不純物領域7は、ヒ素とリンとの両方を注入することにより形成されてもよい。それにより、サイドウォール絶縁膜14下のソース/ドレインのシート抵抗を低減できる。

16

【0076】次に、図16に示されるように、実施の形態1の場合と同様の方法でピット線16aと配線層16bまでを形成する。そして、ピット線16aを覆うように層間絶縁膜17を形成し、図17に示すように、コンタクトホール17aを形成する。このコンタクトホール17aを通して、リンイオンをドーズ量3×10¹³~5×10¹⁴atoms/cm²、30~200keVの条件で注入する。それにより、中濃度n型不純物領域6aを形成する。その後は実施の形態1の場合と同様の工程を経て図14に示されるDRAMが形成されることとなる。

【0077】次に、図18を用いて、本実施の形態2の変形例について説明する。図18は、本変形例における DRAMを示す断面図である。

【0078】図18を参照して、本変形例では、p型不 純物領域4a1が、p型不純物領域4bよりも浅い位置 に形成されている。このとき、ビット線16aと接続さ れるソース/ドレインが低濃度n型不純物領域5のみに より構成されているので、図11に示される場合よりも 20 さらに接合リーク電流を低減することができる。

【0079】(実施の形態3)次に、図19と図20と を用いて、この発明の実施の形態3について説明する。 図19は、この発明の実施の形態3におけるDRAMを 示す断面図である。

【0080】図19を参照して、本実施の形態3では、実施の形態2における中濃度n型不純物領域6aの下にまで延在するように高濃度n型不純物領域7aが形成されている。この高濃度n型不純物領域7aの濃度は、1018~1020atoms/cm³程度であり、中濃度n型不純物領域6aの濃度よりも高くなるように設定される。また、高濃度n型不純物領域7aは、フィールド絶縁膜2の底部にまで達するように形成される。

【0081】上記のような高濃度 n型不純物領域 7 a を設けることにより、図19における領域 B 近傍における リーク電流をも低減することが可能となる。それにより、上述の実施の形態 2 の場合よりもさらにリーク電流を低減することが可能となる。

【0082】次に、図20を用いて、図19に示される DRAMの製造方法について説明する。図20は、図1 9に示されるDRAMの製造工程中の特徴的な工程を示 す断面図である。

【0083】図20を参照して、上述の実施の形態2の場合と同様の工程を経て中濃度 n 型不純物領域6 a までを形成する。その後、コンタクトホール17 a を通してリンイオンをドーズ量3×10¹³~5×10¹⁴ a t o m s / c m²、30~200ke Vの条件で注入する。それにより、中濃度 n 型不純物領域6 a 下に延在する高濃度 n 型不純物領域7 a が形成される。それ以降は実施の形態1の場合と同様の工程を経て図19に示されるDR 60 AMが形成される。

【0084】(実施の形態4)次に、図21〜図24を用いて、この発明の実施の形態4について説明する。図21は、この発明の実施の形態4におけるDRAMを示す断面図である。

【0085】図21を参照して、本実施の形態4では、ゲート電極12を覆うように薄いシリコン酸化膜31が形成され、その上にシリコン窒化膜30が形成されている。そして、ビット線16a1が、W/TiN/Ti等のメタルにより構成されている。また、ビット線16a1と中濃度n型不純物領域6との間にはチタンシリサイド障32が形成されている。

【0086】周辺回路部では、ビット線16a1と同様の材質からなる配線層16b1、16cがそれぞれ形成される。そして、配線層16b1と高濃度 n型不純物領域7との間にもチタンシリサイド膜32が形成される。また、金属配線24cは、配線層16cを介してゲート電極12と接続される。それ以下の構造に関しては、図1に示される場合と同様である。

【0087】本実施の形態4では、図21に示されるように、ゲート電極12を覆うようにシリコン窒化膜30 が形成されている。このシリコン窒化膜30は、ビット線16a1と中濃度 n型不純物領域6との接続のためのコンタクトホール15a1を自己整合的に形成するためのものである。このようなシリコン窒化膜30を設けることにより、さらなる微細化に対応できる。

【0088】また、ビット線16a1あるいは配線層16b1とソース/ドレインとのコンタクト部にチタンシリサイド膜32を形成することにより、コンタクト抵抗を安定化することができる。このとき、チタンシリサイド膜32を、中濃度 n型不純物領域6の表面あるいは高濃度 n型不純物領域の表面に形成することにより、低濃度不純物領域の表面にチタンシリサイド膜32を形成する場合と比べてリーク電流を低減することが可能となる。

【0089】次に、図22〜図24を用いて、図21に示されるDRAMの製造方法について説明する。図22〜図24は、図21に示されるDRAMの製造工程の特徴的な第1工程〜第3工程を示す断面図である。

【0090】図22を参照して、実施の形態1と同様の工程を経てゲート絶縁膜8,9までを形成する。そして、ポリシリコン膜、WSi膜、シリコン酸化膜およびシリコン窒化膜を順次堆積し、これらをパターニングする。その後、実施の形態1の場合と同様の方法で低濃度 n型不純物領域5を形成する。次に、ゲート電極12の側壁上にシリコン酸化膜31を形成し、その上にシリコン窒化膜を形成する。それにより、図22に示されるシリコン窒化膜30が形成される。そして、このシリコン窒化膜30をマスクとして用いて、実施の形態1の場合と同様の方法で中濃度n型不純物領域6と高濃度n型不純物領域7とを形成する。その後、層間絶縁膜15を形純物領域7とを形成する。その後、層間絶縁膜15を形

18

成し、メモリセル部内にのみコンタクトホール15a1 を形成する。

【0091】次に、図23を参照して、周辺回路部にコンタクトホール15b,15cをそれぞれ形成する。このように、メモリセル部におけるコンタクトホール15a1と周辺回路部におけるコンタクトホール15b,15cを別工程で形成することにより、自己整合的に形成されるコンタクトホール15cの寸法と形状をよりよく制御できる。

- 【0092】次に、図24を参照して、チタン膜と、TiN膜と、W膜とを順次形成し、熱処理を施す。それにより、半導体基板1と接する部分にチタンシリサイド膜32が形成される。その後、上記の積層構造をパターニングする。それにより、ビット線16a1と、配線層16b1,16cとが形成される。それ以降は実施の形態1の場合と同様の工程を経て図21に示されるDRAMが形成されることとなる。なお、ビット線16a1直下に位置する中濃度n型不純物領域6の代わりに、中濃度n型不純物領域6aを形成してもよい。
- 20 【0093】(実施の形態5)図25〜図33を用いて、この発明の実施の形態5とその変形例とについて説明する。図25は、この発明の実施の形態5におけるDRAMを示す断面図である。

【0094】図25を参照して、本実施の形態5では、コンタクトホール15a内にポリシリコンプラグ36が 形成され、このポリシリコンプラグ36上にチタンシリ サイド膜37を介してビット線16a2が形成されてい る。ビット線16a2は、ビット線16a1と同様の材 質からなる。

30 【0095】他方、周辺回路部では、高濃度 n型不純物 領域7の表面にチタンシリサイド膜35が形成されてい る。そして、金属配線24cが直接ゲート電極12と接 続されている。それ以外の構造に関しては図21に示さ れる場合と同様である。

【0096】上記のようにポリシリコンプラグ36上に チタンシリサイド膜37を形成することにより、図21 に示されるチタンシリサイド膜32の場合よりも厚いチ タンシリサイド膜を形成できる。それは、通常チタンシ リサイド膜32を形成するためのチタン膜がスパッタリ ング法により形成されるため、コンタクトホール15a 1底部において厚く形成するのが困難だからである。また、周辺回路部においても、同様の理由でチタンシリサイド膜35の厚みを実施の形態4の場合よりも厚く形成できる。上記のようにチタンシリサイド膜35,37を 厚く形成することにより、後の工程で800℃程度以上 の熱処理を行なった場合にチタンシリサイド膜が凝集して接合リーク電流が増大することやコンタクト抵抗が増 大することを効果的に抑制することが可能となる。

【0097】なお、図25において、ボリシリコンプラ 50 グ36直下の中濃度n型不純物領域6を省略してもよ

リーク電流を低減することが可能となる。そればかりで なく、ストレージノードと中濃度 n型不純物領域 6 a と の接触面積を増大させることができるので、コンタクト 抵抗をも改善できる。

【0113】以上のようにこの発明の実施の形態につい て説明を行なったが、今回開示された実施の形態はすべ ての点で例示であって制限的なものではないと考えられ るべきである。本発明の範囲は特許請求の範囲によって 示され、特許請求の範囲と均等の意味および範囲内での すべての変更が含まれることが意図される。

[0114]

【発明の効果】以上説明したように、この発明によれ ば、接合リーク電流を低減できる。それにより、信頼性 の高い半導体装置が得られる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1におけるDRAMを 示す断面図である。

【図2】 図1に示されるDRAMの製造工程の特徴的 な第1工程を示す断面図である。

【図3】 図1に示されるDRAMの製造工程の特徴的 な第2工程を示す断面図である。

【図4】 図1に示されるDRAMの製造工程の特徴的 な第3工程を示す断面図である。

【図5】 図1に示されるDRAMの製造工程の特徴的 な第4工程を示す断面図である。

【図6】 図1に示されるDRAMの製造工程の特徴的 な第5工程を示す断面図である。

【図7】 図1に示されるDRAMの製造工程の特徴的 な第6工程を示す断面図である。

【図8】 図1に示されるDRAMの製造工程の特徴的 な第7工程を示す断面図である。

【図9】 実施の形態1の変形例における特徴的な第1 工程を示す断面図である。

【図10】 実施の形態1の変形例における特徴的な第 2工程を示す断面図である。

【図11】 実施の形態1の他の変形例を示す断面図で ある。

【図12】 周辺回路部にpチャネルMOSトランジス タを形成する場合の第1工程を示す断面図である。

【図13】 周辺回路部にpチャネルMOSトランジス 40 【符号の説明】 タを形成する場合の第2工程を示す断面図である。

【図14】 この発明の実施の形態2におけるDRAM を示す断面図である。

【図15】 図14に示されるDRAMの製造工程の特 徴的な第1工程を示す断面図である。

【図16】 図14に示されるDRAMの製造工程の特 徴的な第2工程を示す断面図である。

【図17】 図14に示されるDRAMの製造工程の特 徴的な第3工程を示す断面図である。

22

示す断面図である。

【図19】 この発明の実施の形態3におけるDRAM を示す断面図である。

【図20】 実施の形態3におけるDRAMの特徴的な 製造工程を示す断面図である。

【図21】 この発明の実施の形態4におけるDRAM を示す断面図である。

【図22】 図21に示されるDRAMの製造工程の特 徴的な第1工程を示す断面図である。

10 【図23】 図21に示されるDRAMの製造工程の特 徴的な第2工程を示す断面図である。

【図24】 図21に示されるDRAMの製造工程の特 徴的な第3工程を示す断面図である。

【図25】 この発明の実施の形態5におけるDRAM を示す断面図である。

【図26】 図25に示されるDRAMの製造工程の特 徴的な第1工程を示す断面図である。

【図27】 図25に示されるDRAMの製造工程の特 徴的な第2工程を示す断面図である。

20 【図28】 図25に示されるDRAMの製造工程の特 徴的な第3工程を示す断面図である。

【図29】 図25に示されるDRAMの製造工程の特 徴的な第4工程を示す断面図である。

【図30】 図25に示されるDRAMの製造工程の特 徴的な第5工程を示す断面図である。

【図31】 チタンシリサイド膜の形成方法の変形例に おける第1工程を示す断面図である。

【図32】 チタンシリサイド膜の形成方法の変形例に おける第2工程を示す断面図である。

30 【図33】 チタンシリサイド膜の形成方法の他の変形 例を示す断面図である。

【図34】 この発明の実施の形態6におけるDRAM のメモリセル部の平面図である。

【図35】 この発明の実施の形態6におけるDRAM を示す断面図である。

【図36】 図35に示されるDRAMの変形例を示す 断面図である。

【図37】 従来のDRAMの一例を示す断面図であ る.

1 p型半導体基板、2 フィールド絶縁膜、3,4 a, 4 a 1, 4 b p型不純物領域、6, 6 a, 6 b 中濃度 n型不純物領域、5 低濃度 n型不純物領域、

7, 7 a 高濃度 n型不純物領域、8, 9, 8 a, 8 b, 9 a ゲート絶縁膜、10 ポリシリコン膜、11

WSi膜、12 ゲート電極、13 TEOS酸化 膜、14 サイドウォール絶縁膜、15,17,22


層間絶縁膜、15a, 15b, 15c, 15al, 17 a, 23a, 23b, 23b1, 23cコンタクトホー

【図18】 実施の形態2の変形例におけるDRAMを 50 ル、16a,16a1,16a2 ビット線、16b,


(13)

16bl, 16c 配線層、18 ストレージノード、 窒化膜、32,35,37 チタンシリサイド膜、33 19 キャパシタ絶縁膜、20セルブレート、21 キ シリコン窒化酸化膜、34 チタン膜、36 ポリシャパシタ、24a~24d 金属配線、30 シリコン リコンプラグ、38 凹部、39 案子形成領域。


[図1]



[图2]




[図3]




(14)


[図4]




【図5】



【図6】




[図7]




(15)


【図8】



[図9]



【図10】



(16)

[図11]






図12]


14 14 27 14 27 14 28

【図13】




【図14】






[図16]




[図17]




(18)


[図18]



【図19】




[図20]




(19)


[図21]



[図22]




[図23]




(20)


[図24]



[図25]




【图26】




(21)


[図27]



[図28]




[図29]




(22)


[図30]



【図31】




【図32】




(23)


【図33】



[図35]



[図36]



(24)

【図37】

